Title超高速二进位多位加法硬件算法的逻辑论推及可能的应用
Authors罗沛霖
王攻本
Affiliation第四机械工业部
北京大学
Keywords加法运算
计算复杂性
扇出
扇入
进位制
运算速度
四级
中心课题
固有速度
全加器
Issue Date1980
Publisher中国科学
Citation中国科学.1980,(07),718-724.
Abstract二进制多位加法运算,以经典的半和与进位公式为起点,已经构造成有多种用途的加法器.达到颇高的速度.本文不采用这一经典的途径,利用作者之一提出的一种直接逻辑判断论设,经过逻辑的形式变换,不仅从理论上展示出多位加法逻辑速度的上限,显示出加法计算复杂性的一个标志,从5×2~(n+1)(n为位数)下降至n~2以至2n log_2(2n)的急剧变化,并且在工程上推导出了具有可实现性和经济性的四级逻辑和三级逻辑,适用于64位和16位的超高逻辑速度加法器方案.
URIhttp://hdl.handle.net/20.500.11897/256569
ISSN1006-9232
Appears in Collections:待认领

Web of Science®



Checked on Last Week

百度学术™



Checked on Current Time




License: See PKU IR operational policies.